君正®

T23 IVDC 模块应用指南

Date: 2023-05

北京君正集成电路股份有限公司
Ingenic Semiconductor Co., Ltd.

Copyright © 2005-2022 Ingenic Semiconductor Co. Ltd. All rights reserved.

No part of this document may be reproduced or transmitted in any form or by any means without prior written consent of Ingenic Semiconductor Co. Ltd.

Trademarks and Permissions

君正 Ingenic 、Ingenic and Ingenic icons are trademarks of Ingenic Semiconductor Co.Ltd. All other trademarks and trade names mentioned in this document are the property of their respective holders.

Disclaimer

All the deliverables and data in this folder serve only as a reference for customer development. Please read through this disclaimer carefully before you use the deliverables and data in this folder. You may use the deliverables in this folder or not. However, by using the deliverables and data in this folder, you agree to accept all the content in this disclaimer unconditional and irrevocable. If you do not find the content in this disclaimer reasonable, you shall not use the deliverables and data in this folder.
The deliverables and data in this folder are provided "AS IS" without representations, guarantees or warranties of any kind (either express or implied). To the maximum extent permitted by law, Ingenic Semiconductor Co., Ltd (Ingenic) provides the deliverables and data in this folder without implied representations, guarantees or warranties, including but not limited to implied representations, guarantees and warranties of merchantability, non-infringement, or fitness for a particular purpose. Deviation of the data provided in this folder may exist under different test environments.
Ingenic takes no liability or legal responsibility for any design and development error, incident, negligence, infringement, and loss (including but not limited to any direct, indirect, consequential, or incidental loss) caused by the use of data in this folder. Users shall be responsible for all risks and consequences caused by the use of data in this folder.

北京君正集成电路股份有限公司

地址：北京市海淀区西北旺东路 10 号院东区 14 号楼君正大厦

电话:**(86-10)56345000**

传真:**(86-10)56345001**

Http: //www.ingenic.cn

前言

概述

本文为 Ingenic-T23 IVDC 模块应用指南，方便用户在使用该模块时快速了解上手。

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本
T23	V1.0

读者对象

本文档（本指南）主要适用于以下工程师：

- 技术支持工程师
- 软件开发工程师

修订记录

修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。

日期	版本	修订章节
2023-05	1.0	第一次正式版本发布

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

目录

目录 1
1 IVDC 模块描述 1
1.1 半直通模式介绍 1
1.2 IVDC 特性说明 2
1.3 IVDC 内部结构图 2
2 IVDC 驱动分析 3
2.1 模块连接说明 3
2.2 重要接口介绍 4
3 驱动使用说明 5
3.1 insmod 时参数说明（此处只介绍 IVDC 参数） 5
3.2 debug 节点信息 5
3.3 IVDC 基本信息说明 5

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

1 IVDC 模块描述

IVDC（ISP-VPU-Direct-Connect）模块，使数据可以不经过 DDR，直接从 ISP 传输到 Encoder，节省 DDR 存储空间。

1.1 半直通模式介绍

(1) 非直通模式

图 1-1 非直通模式概念图



非直通模式中，ISP 需要先把数据写到 DDR 中，然后 VPU 才能从 DDR 中读取数据，占用的 DDR 空间和总线带宽较大。

(2) 半直通模式

图 1-2 半直通模式概念图



半直通模式时，数据会经过 IVDC 存储到 DDR，VPU 需要去 DDR 读取数据；半直通与非直通的区别在于，半直通时不需要等 ISP 输出完一帧，VPU 就可以开始编码。

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

1.2 IVDC 特性说明

- 只支持 NV12 格式数据；
- 只支持 VPU0(Helix)；
- 只支持 IVDC 使用的 DDR 空间大小可以配置；
- 只支持使用直通模块功能时，只支持全半直通；
- 只支持不开启直通模块功能，称为非直通，即 isp 和 vpu 之间数据交互不经过 IVDC，IVDC bypass。

1.3 IVDC 内部结构图

图 1-3 IVDC 内部结构图



内部描述：

子模块名	描述
ivdc_slv	寄存器配置
ivdc_intc	产生各种中断
ivdc_stop_req	IVDC 与外部模块的传输控制和 IVDC 内部的复位机制
ivdc_write_trans	控制 ISP 数据写入的存储位置选择 DDR
ivdc_dout	VPU 与 ISP 之间的控制地址管理以及和 ISP 之间的同步控制

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

2 IVDC 驱动分析

2.1 模块连接说明

在 ISP 驱动结构中存在 subdev 和 widget 两种模块。Isp-core，framesource，ivdc 都属于 subdev，他们通过 pad 之间的 link 去通信。

(1) 非直通情况下，ISP-CORE 直接和 Framesource 进行交互，通过 frame done 触发事件通知 framesource，让 framesource 与上层 SDK 进行 buffer 的 Q/DQ。

图 2-1 非直通时 ISP-CORE 和 Framesource 交互图



Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

(2) 直通情况下，ISP-CORE 会先通知 IVDC，多数情况下 IVDC 收到通知不做任何处理直接响应到 Framesource。SDK 的 buffer Q/DQ 的流程还是通过 Framesource 进行交互，ISP-CORE 默认在 msca 的第一行结束中断通知 IVDC。直通情况下 framesource 的 Q/DQ 只是针对链表的增加删除，没有实际的 buffer 数据，IVDC 会直接和编码交互数据。

图 2-2 直通时 ISP-CORE 和 Framesource 交互图



2.2 重要接口介绍

ivdc_frame_channel_set_fmt：

该接口可以通过上层 ioctl(channel->fs_fd, TISP_VIDIOC_SET_FRAME_FORMAT, &format)配置 framesource 传递到 IVDC。该接口可以配置帧数据的长宽和编码缓存数据的阈值。默认阈值配置为 1/2，当缓存的数据超过阈值将会触发 overflow。

ivdc_frame_channel_reqbufs：

该接口可以通过上层 ioctl (channel->fs_fd, TISP_VIDIOC_REQBUFS, &req)配置 framesource 传递到 IVDC，该接口可配置 DDR 存放的地址和数据大小。

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

3 驱动使用说明

3.1 insmod 时参数说明（此处只介绍 IVDC 参数）

(1) direct_mode：配置非直通，全直通，半直通

0：非直通（默认配置）

1：全半直通

(2) ivdc_mem_line：配置 IVDC 中 DDR 存储的行数（一行表示 width，256 对齐）

0：Y 配置 height，UV 配置 height/2，此时表示 DDR 能存储 1 帧大小的数据（默认值）

大于 0 时：Y 配置 ivdc_mem_line，UV 配置 ivdc_mem_line/2

(3) ivdc_threshold_line：配置 IVDC 编码缓存的阈值（单位：行数 width，256 对齐）

0：配置为 height/2，表示阈值为半帧（默认值）

大于 0：表示缓存为 width * ivdc_threshold_line

3.2 debug 节点信息

- cat /proc/jz/isp/isp-ivdc //查看 IVDC 的基本信息，注意配合 echo get_vb > /proc/jz/isp/isp-m0;cat /proc/jz/isp/isp-m0 使用可以查看在 VB 时间触发中断通知 IVDC 的 count 配置
- echo ivdc_vb_cnt 500000 > /proc/jz/isp/isp-ivdc //配置在 VB 时间触发中断通知 IVDC，count 的配置区间通过 get_vb 去查看
- echo set_msca_ivdc > /proc/jz/isp/isp-ivdc //配置 msca 第一行接触触发中断通知 IVDC，默认就是第一行结束触发

3.3 IVDC 基本信息说明

- IVDC Vpu Err:IVDC 传给 VPU 的数据错误
- IVDC ISP Rst：ISP 给 IVDC 发送 reset，ISP 内部 overflow 会触发

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.

- IVDC ISP Frm Err：ISP 发送帧的首地址重复
- IVDC Vpu Stop over：VPU 主动丢帧
- IVDC Vpu discard over：ISP 主动丢帧
- IVDC FIFO Overflow ：VPU 没取，FIFO 溢出
- IVDC DDR Overflow ：DDR 数据溢出

Copyright® 2005-2022 Ingenic Semiconductor Co., Ltd. All rights reserved.